数据库系统工程师-计算机系统知识 | 且以微渺而恒定的努力,对抗盛大而冗长的空虚


数据库系统工程师-计算机系统知识 | 且以微渺而恒定的努力,对抗盛大而冗长的空虚

日常

群聊

热点

朋友圈

特栏

最近实在有点太颓废了

这不,叨为了让自己干点什么

又在软考办充钱了

转手就是一个【缴费成功】

来吧!大家跟叨一起学

《数据库系统工程师》第一章

计算机系统知识

计算机系统知识
1. 计算机硬件基础知识
计算机硬件系统的组成
CPU的组成
运算器
功能:

(1) 执行所有的算术运算。如加、减、乘、除等基本运算及附加运算。

(2) 执行所有的逻辑运算并进行逻辑测试。如与、非、或、零值测试或两个值的比较等。

组成:

(1) 算术逻辑单元(ALU):负责处理数据,实现对数据的算术运算和逻辑运算。

(2) 累加寄存器(AC):也称累加器,当算术逻辑单元ALU执行运算时,为其提供一个工作区。

(3) 数据缓冲寄存器(DR):对内存进行读写操作时,用DR暂时存放由内存读写的一条指令或一个数据字。作为CPU和内存、外设之间在操作速度上的缓冲,以及数据传送的中转站。

(4) 状态条件寄存器(PSW):保存根据算术指令和逻辑指令运行或测试的结果建立的各种条件码的内容,主要分为状态标志和控制标志。如运算结果进位标志(C)、运算结果溢出标志(V)、运算结果为0标志(Z)、运算结果为负标志(N)、中断标志(I)、方向标志(D)等。

控制器
功能:

决定了计算机运行过程的自动化。它不仅要保证程序的正确执行,而且要能够处理异常事件。包括:指令控制逻辑、时序控制逻辑、总线控制逻辑和中断控制逻辑等几个部分。

控制器在工作过程中主要使用以下部件:

(1) 指令寄存器(IR)用来暂时存放一条指令,由指令译码器根据指令寄存器中的内容产生各种微操作指令,控制其它部分协调工作。

(2) 程序计数器(PC):存放的是将要执行的下一条指令的地址

(3) 地址寄存器(AR):保存当前CPU所访问的内存单元的地址。由于内存和CPU存在操作速度上的差异,所以需要使用AR保存地址信息,直到内存读/写操作完成为止。

(4) 指令译码器(ID):对指令中的操作码字段进行分析解释,识别该指令规定的操作,然后向操作控制器发出具体的控制信号。

寄存器组

(1) 专用寄存器:运算器和控制器中的寄存器是专用寄存器,其作用是固定的。

(2) 通用寄存器:用途广泛并可由程序员规定其用途,其数目因处理器不同而不同。

进制转换

1、进制的缩写:二进制是Binary,简写为B。八进制是Octal,简写为O。十进制为Decimal,简写为D。十六进制为Hexadecimal,简写为H。

2、二/八/十六进制转为十进制(按权展开):

3、十进制转为二/八/十六进制(整除取余法):

4、八/十六进制转为二进制:

存储器与总线
总线的分类:

数据总线(DB):用来传送数据信息,是双向的。DB的宽度决定了CPU和计算机其他设备之间每次交换数据的位数

地址总线(AB):用于传送CPU发出的地址信息,是单向的。地址总线的宽度决定了CPU的最大寻址能力。

控制总线(CB):用来传送控制信号、时序信号和状态信息等。CB中的每一条线的信息传送方向是单方向且确定的,但CB作为一个整体则是双向的。

采用总线结构的优点:

① 简化了系统结构,便于系统设计制造;

② 大大减少了连线数目,便于布线,减小体积,提高系统的可靠性;

③ 便于接口设计,所有与总线连接的设备均采用类似的接口;

④ 便于系统的扩充、更新与灵活配置,易于实现系统的模块化;

⑤ 便于设备的软件设计,所有接口的软件就是对不同的接口地址进行操作;

⑥ 便于故障诊断和维修,同时也降低了成本。

输入输出控制

程序控制方式:

1、无条件传送:外设总是准备好的,无条件,随时接收和提供数据。

2、程序查询方式:CPU利用程序来查询外设的状态,准备好了再传数据。

3、中断方式CPU不等待,也不执行程序去查询外设的状态,而是由外设在准备好以后,向CPU发出中断请求

※ 以上三种方式都需要CPU的参与。

4、DMA方式(直接内存存取方式):数据的传输是在主存和外设之间直接进行,不需要CPU的干预,实际操作是由DMA硬件直接执行完成的。

5、通道方式和外围处理机方式:更进一步减轻了CPU对I/O操作的控制,更进一步提高了CPU的工作效率,但是是以增加更多硬件为代价的。

几个”周期”的概念与区别

指令周期:是指执行一条指令所需要的时间。

时钟周期:也称为振荡周期,是计算机中最基本的、最小的时间单位。在一个时钟周期内,CPU仅仅完成一个最基本的动作。

总线周期:通常把CPU通过总线对存储器或I/O接口进行一次访问所需要的时间称为一个总线周期。

CPU周期:又称为机器周期。CPU的操作速度快,但访问内存的速度却慢得多,我们把从内存读取一条指令的最短时间,称之为机器周期。

👁

CPU执行算术运算或者逻辑运算时,常将源操作数和结果暂存在()

累加器(AC)

程序计数器(PC)

指令寄存器(IR)

地址寄存器(AR)
👁

DMA工作方式下,在( )之间建立了直接的数据通路。

CPU与外设

CPU和主存

主存和外设

外设和外设
👁

计算机中机械硬盘的性能指标不包括( )。

磁盘转速及容量

容量及平均寻道时间

磁盘转速及平均寻道时间

盘片数及磁道数
👁

采用DMA方式传送数据时,每传送一个数据都需要占用一个 ( ) 。

指令周期

总线周期

存储周期

机器周期
2. 计算机体系结构
计算机体系结构分类

(1) 按处理机的数量进行分类:单处理系统、并行处理与多处理系统、分布式处理系统

(2) 微观上按并行程度分类:Flynn分类法、冯泽云分类法、Handler分类法等等

CISC和RISC

考查维度

CISC(复杂指令集)

RISC(精简指令集)

基本定义

指令系统复杂,单条指令可完成复杂操作(如内存到内存运算)

指令系统精简,每条指令功能简单,执行速度快

指令数量

指令种类多(数百至上千条),功能丰富

指令种类少(通常 < 100 条),格式统一

指令长度

不固定长度(变长指令)

固定长度(如32位)

执行周期

多数指令需多个时钟周期完成

绝大多数指令单周期执行

寻址方式

寻址方式多样且复杂(如间接、相对、基址变址等)

寻址方式简单有限(主要寄存器直接、立即数、Load/Store)

内存访问

支持内存-内存操作(如ADD [A], [B]

仅 Load/Store 指令可访存,运算仅在寄存器间进行

寄存器数量

通用寄存器较少

通用寄存器较多(减少访存,提高效率)

控制实现

多采用微程序控制(microcode)

多采用硬布线控制(hardwired)

编译器负担

编译器较简单,硬件承担更多工作

编译器需高度优化(如寄存器分配、指令调度)

典型代表

Intel x86 系列(如 Core i7)、早期 VAX

ARM、MIPS、RISC-V、PowerPC

对数据库系统的影响

通用性强,兼容性好,适合复杂事务处理

执行效率高、功耗低,适合高并发、分布式数据库节点(如云数据库服务器常用ARM)

流水线技术

流水线周期:各子任务中执行时间最长的(最慢的)子任务的执行时间。

流水线执行完n条指令所需要的时间:

吞吐率:是指单位时间里流水线处理机流出的结果数。对指令而言,就是单位时间里执行的指令数。

3. 存储系统
存储器的分类

按存储器所处的位置:可分为内存和外存。

按构成存储器的材料:可分为磁存储器、半导体存储器和光存储器。

按存储器的工作方式:可分为读写存储器和只读存储器。

按访问方式:可分为按地址访问的存储器按内容访问的存储器

按寻址方式:可分为随机存储器、顺序存储器和直接存储器。

随机访问存储器

静态随机访问存储器(SRAM)、动态随机访问存储器(DRAM)

高速缓存(Cache)

Cache是介于CPU与主存之间的一级存储器,其容量较小,但速度较快,一般比主存快5~10倍。

它的主要作用是:调和CPU的速度与内存存取速度之间的差异,从而提升系统性能。

它使用的是程序的局部性原理,其内容是主存局部域的副本。

当CPU需要读取数据时,首先判断要访问的信息是否在Cache中,如果在即为命中,如果不在,就要按替换算法把主存中的一块信息调入Cache中。

替换算法有:随机替换算法、先进先出替换算法、近期最少使用替换算法、优化替换算法等。

CPU工作时给出的是主存的地址,要从Cache存储器中读写信息,就需要将主存地址转换成Cache存储器的地址,这种地址的转换叫作地址映像

地址映像

(1) 直接映像:主存的块与Cache块的对应关系是固定的,主存中的块只能存放在Cache存储器的相同块号中。

优点:地址变换简单、访问速度快。 缺点:块冲突率高、Cache空间得不到充分利用。

主存地址:

主存区号 区内块号 块内地址

例:主存容量为1MB,高速缓存容量为16KB,块的大小为512B。

(2) 全相联映像:主存与Cache存储器均分成容量相同的块。允许主存的任一块可以调入Cache存储器的任何一个块的空间中。

优点:灵活,块冲突率低,只有在Cache中的块全部装满后才会出现冲突,Cache利用率高。 缺点:无法从主存块号中直接获得所对应Cache的块号,变换比较复杂,地址变换速度慢,成本高。

主存地址:

主存块号 块内地址

(3) 组相联映像:是前两种方式的折衷。将Cache中的块再分成组。组采用直接映像方式而块采用全相联映像方式。

公式:

主存地址位数 = 区号 + 组号 + 主存块号 + 块内地址

Cache地址位数 = 组号 + 组内块号 + 块内地址

Cache的性能分析:

虚拟存储器实际上是一种逻辑存储器。相联存储器是一种按内容访问的存储器。

编址的相关计算
4. 安全性、可靠性与系统性能评测基础知识
对称加密技术

对称加密技术:文件加密和解密使用相同的密钥,或者虽然不同,也可以从其中一个很容易地推导出另一个。

代表算法:

(1) DES:主要采用替换和移位的方法加密。它用56位密钥对64位二进制数据块进行加密。

(2) 3DES:用两个56位的密钥。

(3) RC-5

(4) IDEA:类似于DES,其密钥长度为128位。

(5) AES:基于排列和置换运算。

非对称加密技术

非对称加密技术:同样使用两个密钥,加密密钥和解密密钥,一个是公开的,一个是非公开的私有密钥。他们是一对,只有使用对应的密钥才能解密。

非对称加密有两个不同的体制:加密模型认证模型

(1) 加密模型:

(2) 认证模型:

非对称加密算法的保密性较好,它消除了最终用户频繁交换密钥的需要,但加密和解密花费时间长、速度慢,不适合于对文件加密,而只适用于对少量数据加密

代表算法:RSA,基于大素数分解的困难性。

信息摘要

Hash函数:输入一个长度不固定的字符串,返回一串固定长度的字符串,又称Hash值。

单向Hash函数用于产生信息摘要。

对于特定的文件而言,信息摘要是唯一的。

在某一特定的时间内,无法查找经Hash操作后生成特定Hash值的原报文,也无法查找两个经Hash操作后生成相同Hash值的不同报文。在数字签名中,可以解决验证签名和用户身份验证、不可抵赖性的问题。

MD2、MD4和MD5是被广泛使用的Hash函数,它们产生一种128位的信息摘要。

数字签名和数字加密
数字签名和数字加密的区别和联系

数字签名使用的是发送方的密钥对,任何拥有发送方公开密钥的人都可以验证数字签名的正确性。数字加密使用的是接收方的密钥对,是多对一的关系,任何知道接收方公开密钥的人都可以向接收方发送数据,但只有唯一拥有接收方私有密钥的人才能对信息解密。

数字签名只采用了非对称加密算法,它能保证发送信息的完整性、身份认证和不可否认性,但不能保证发送信息的保密性。

数字加密采用了对称密钥算法和非对称密钥算法相结合的方法,它能保证发送信息的保密性。

计算机可靠性

(1) 计算机系统的可靠性:是指从它开始运行(t=0)到某时刻t这段时间内能正常运行的概率,用R(t)表示。

(2) 计算机系统的失效率:是指单位时间内失效的元件数与元件总数的比例,用λ表示。

(3) 平均无故障时间(MTBF):两次故障之间能正常工作的时间的平均值称为平均无故障时间 MTBF = 1/λ

(4) 计算机系统的可维修性:一般平均修复时间(MTRF)表示,指从故障发生到机器修复平均所需的时间。

(5) 计算机系统的可用性:指计算机的使用效率,它以系统在执行任务的任意时刻能正常工作的概率A表示。A = MTBF / (MTBF + MTRF)

又是熟悉的配方

每当学习这个叨叨脑子里都是

每个字都认识组合起来很难理解

不过还好 

数据库中这个不作为考试重点

把叨叨重点标记的地方多看几遍

保证可以拿分就行

不要过度纠结

往期回顾