微纳加工是计算机科学与技术（CS）的硬件底层基石，核心是用微米/纳米级制造，实现芯片、存储、互联、传感、量子计算等核心器件的“更小、更快、更低功耗”，支撑从CPU到AI加速卡的全栈硬件能力。

一、集成电路与CPU/GPU（最核心）
1. 先进制程晶体管（逻辑核心）
– 工艺：EUV光刻（13.5nm）、原子层沉积（ALD）、等离子体刻蚀。
– 结构：FinFET→GAA（全环绕栅极）→CFET（互补堆叠），栅长<5nm。
– 价值：指甲盖大小芯片集成百亿级晶体管，支撑CPU/GPU/AI芯片（如英伟达H100）的算力跃升。
2. 3D堆叠与先进封装（后摩尔时代关键）
– TSV硅通孔：5–50μm直径深孔+铜填充，实现芯片垂直互连，带宽+10倍、功耗-40%。
– 2.5D/3D封装：硅中介层+微凸点（<10μm），支撑Chiplet芯粒集成（如AMD锐龙、苹果M系列）。
二、存储器（数据存储核心）
– 3D NAND闪存：深硅刻蚀（Bosch工艺），64–200层堆叠孔（深宽比>40:1），存储密度+100倍，用于SSD/手机存储。
– DRAM/HBM：纳米级电容+多层布线，HBM高带宽内存通过微凸点堆叠，带宽达2TB/s，适配AI训练。
– 新型存储：MRAM（磁阻）/FeRAM（铁电），纳米薄膜堆叠，纳秒级读写、低功耗。
三、芯片互连与光计算（突破电瓶颈）
1. 纳米级金属互连
– 工艺：大马士革工艺+低k介质，Cu/Co/Ru布线（线宽<20nm），降低RC延迟，提升主频。
2. 片上光互连（解决“电发热”）
– 纳米波导/光子晶体：100–500μm硅波导，传输光信号，延迟-90%、功耗-70%。
– 纳米激光器：纳米腔结构，芯片内直接发光，用于数据中心/AI芯片高速互连。
四、MEMS传感器与物联网（感知入口）
– 惯性传感器：陀螺仪/加速度计（50–100μm结构），手机防抖、无人机姿态控制。
– 微麦克风：硅基振膜（孔径±0.1μm），降噪+高灵敏度，用于TWS耳机/手机。
– 压力/气体传感器：纳米薄膜+微腔，工业/环境监测，物联网终端核心。
五、量子计算与前沿器件（未来算力）
– 超导量子比特：纳米级约瑟夫森结（Al/Al₂O₃多层膜），构建量子处理器（如IBM量子芯片）。
– 半导体量子点：10–50nm硅/锗量子点，室温量子计算候选，突破经典芯片极限。
六、核心微纳加工工艺（CS硬件常用）
1. 光刻（EUV/DUV）：图形化电路，精度1–10nm，先进制程核心。
2. 刻蚀（干法/深硅）：形成沟槽/通孔，高深宽比（>20:1），3D存储/封装关键。
3. 薄膜沉积（ALD/CVD）：纳米级绝缘/导电膜，均匀覆盖复杂结构。
4. 键合/封装：TSV/微凸点，芯片堆叠与异构集成。
七、CS专业结合点（学习/科研方向）
– 硬件底层：CPU/GPU设计、先进制程、芯片物理设计。
– 存储系统：3D NAND/HBM、新型存储架构。
– 互连与加速：片上光互连、AI加速卡、Chiplet设计。
– 前沿计算：量子芯片、超导/半导体量子器件。
– 物联网/嵌入式：MEMS传感器、微系统集成。
一句话总结：微纳加工是计算机硬件的“微观雕刻术”，从纳米级晶体管到3D存储，从光互连到量子比特，全面定义算力、存储与互联的上限。